3568-FPGA 以太網 UPD IP 協(xié)議實現(xiàn) fpga 千兆網

3568-FPGA 以太網 UPD IP 協(xié)議實現(xiàn)  fpga 千兆網

FPGA 以太網 UPD/IP 協(xié)議實現(xiàn)  fpga 千兆網 FPGA 以太網 UPD/IP 協(xié)議實現(xiàn)， fpga 千兆以太網接口控制器，F(xiàn)PGA   UDP/IP協(xié)議實現(xiàn) 在FPGA上實現(xiàn)UDP通信，Verilog HDL描述語言實現(xiàn)，數(shù)據(jù)鏈路層，網絡層，傳輸層有純邏輯實現(xiàn)。
接口為GMII接口，與外部phy對接。
實驗器件為s6，因此編譯環(huán)境用的是ISE14.7。換vivado輕松無壓力，隨意移植。

·進入下載地址列表